Weaknesses of type CWE-1281

6 results

Sequência de Instruções do Processador Causa Comportamento Inesperado

É uma fraqueza em hardware ou firmware onde uma combinação específica de instruções do processador, executadas em sequência, produz efeitos colaterais não documentados ou comportamentos fora do esperado. O risco está em que código legítimo pode desencadear esses estados anômalos do processador sem intenção, comprometendo segurança ou estabilidade.

Example

Um firmware que executa uma série de operações de memória e controle de cache pode, em certos processadores, deixar dados sensíveis expostos em buffers de microcódigo, ou a combinação de instruções de interrupção e acesso a registros privilegiados provoca mudança não autorizada de contexto de segurança.

How to mitigate

Validar sequências críticas de instruções contra a documentação do fabricante do processador e aplicar patches de microcódigo quando disponíveis. No nível de software, implementar barreiras de serialização (como instruções de barreira) entre operações sensíveis e usar compiladores que evitem padrões de instrução conhecidos como problemáticos.

CVE-2023-23583HIGHSequence of processor instructions leads to unexpected behavior for some Intel(R) Processors may allow an authenticated user to potentially EPSS 1.7%CVE-2025-56301HIGHAn issue was discovered in Chipsalliance Rocket-Chip commit f517abbf41abb65cea37421d3559f9739efd00a9 (2025-01-29) allowing attackers to corrEPSS 0.6%CVE-2023-46103MEDIUMSequence of processor instructions leads to unexpected behavior in Intel(R) Core(TM) Ultra Processors may allow an authenticated user to potEPSS 0.3%CVE-2024-37020MEDIUMSequence of processor instructions leads to unexpected behavior in the Intel(R) DSA V1.0 for some Intel(R) Xeon(R) Processors may allow an aEPSS 0.2%CVE-2026-47233MEDIUMAdmidio: Any logged-in user can delete inventory fields via `mode=field_delete` — incomplete fix of #2024EPSS 0.2%CVE-2025-22840MEDIUMSequence of processor instructions leads to unexpected behavior for some Intel(R) Xeon(R) 6 Scalable processors may allow an authenticated uEPSS 0.1%